Invertitore CMOS

Da Hacknowledge.

L'inverter è l'elemento alla base della tecnologia CMOS su cui è basato tutto l'hardware digitale moderno, dai sistemi hi-fi ai computer, dai telefonini alle applicazioni mobile alle grandi workstation. La tecnologia CMOS (Complementary MOS), come intuibile dal nome, è una tecnologia basata sull'uso di transistor fra loro complementari all'interno di un gate logico, ovvero di una rete di transistor NMOS e una di transistor PMOS, in numero uguale per ogni gate logico.

Indice 1 Caratteristiche della tecnologia CMOS 2 Schema circuitale 3 Comportamento statico 4 Soglia di commutazione

[modifica] Caratteristiche della tecnologia CMOS

Come tecnologia ha i suoi grandi vantaggi che l'hanno resa la tecnologia per la progettazione di dispositivi digitali per eccellenza negli ultimi 25 anni:

• Costo - la tecnologia è ormai sufficientemente avanzata da rendere il costo praticamente indipendente dal numero di transistor usati, dato che, grazie al processo per la fabbricazione tramite fotolitografia, l'unica cosa da modificare è la maschera tramite cui esporre il silicio
• Miniaturizzazione - la tecnologia CMOS si presta notevolmente alla miniaturizzazione, se vengono fatti a monte, in fase di progettazione, studi sugli elementi parassiti introdotti da questo processo
• Robustezza - la garanzia di avere un segnale logico il cui valore è stabilito da due reti di transistor (PMOS e NMOS) fra loro praticamente indipendenti rende i gate sviluppati in questa tecnologia abbastanza robusti. Unito a ciò, in tecnologia CMOS statica (ovvero ignorando i transitori dinamici dovuti agli elementi parassiti) c'è sempre, per ogni istante di tempo, un solo cammino diretto a resistenza finita che collega l'uscita o alla tensione di alimentazione VDD o a massa, settando quindi il valore logico dell'uscita rispettivamente a 0 o a 1 in modo univoco (anche perché, proprio in virtù della complementarietà della tecnologia, quando la rete di transistor PMOS è attiva quella di NMOS è spenta, e viceversa). La robustezza è anche data dalla relativa indipendenza dei dispositivi progettati in CMOS da valori esterni come la temperatura (a meno che non si porti il dispositivo a temperature critiche che ne degradano la caratteristica) o interni, quali il rapporto fra le dimensioni dei transistor. I dispositivi che godono di tale proprietà (ovvero prestazioni indipendenti dal rapporto fra le dimensioni dei transistor) sono detti dispositivi costruiti secondo logiche a rapporto.
• Consumo energetico - il consumo di potenza di un sistema digitale sviluppato in CMOS è notevolmente ridotto rispetto ad un sistema con le stesse caratteristiche sviluppato, per esempio, in tecnologia esclusivamente NMOS (tecnologia predominante fino allo sviluppo dell'Intel 386), ed ancora più ridotto rispetto ad un sistema sviluppato con transistor bipolari. Il basso consumo energetico è dovuto al fatto che, in condizioni statiche, l'uscita di un gate CMOS o è collegato a VDD o a massa, non richiedendo quindi un assorbimento di potenza aggiuntivo per stabilizzare l'uscita, e quindi il consumo di potenza in condizioni stazionarie è nominalmente nullo. L'unico consumo di potenza di un gate CMOS si ha nei transitori, ed è proporzionale ai tempi di propagazione dei segnali, e quindi agli elementi parassiti del gate.

L'inverter è la base di questa tecnologia, e una volta compreso il funzionamento di un inverter è molto facile comprendere il funzionamento di gate logici più complessi.

[modifica] Schema circuitale

Di seguito viene riportato lo schema circuitale di un inverter CMOS.

dove VDD è la tensione di alimentazione del dispositivo, Vin la tensione di ingresso, Vout quella di uscita, in alto viene posizionato un transistor PMOS e in basso un transistor NMOS e CL schematizza le capacità parassite dei due transistor (e quindi determina il comportamento non ideale del gate digitale durante il transitorio).

Concettualmente possiamo vedere il dispositivo in questo modo. Il transistor PMOS si accende per tensioni sul gate minori della sua tensione di soglia VT in modulo, mentre l'NMOS si accende per valori superiori alla tensione di soglia. Supponendo che i due transistor abbiano la stessa tensione di soglia, consideriamo il caso in cui Vin sia minore di tale tensione. Il PMOS sarà attivo mentre l'NMOS disattivo, creando quindi un circuito simile al seguente:

Nel ramo inferiore del circuito scorre una corrente nulla, quindi al nodo di uscita si misura una tensione pari alla caduta di tensione sulla resistenza Rp, pari a VDD, che essendo una tensione di alimentazione sarà assimilabile ad un 1 logico. Quando dò in ingresso una tensione bassa quindi mi ritrovo in uscita una tensione alta, e viceversa. Infatti, per un valore di tensione in ingresso maggiore di VT il transistor PMOS sarà spento, e quello NMOS acceso, dando luogo a un circuito come il seguente:

In questo caso è il ramo superiore ad essere un interruttore aperto, quindi il circuito è isolato dalle linee di alimentazione, e di conseguenza la tensione in uscita sarà uno 0 logico.

La caratteristica di trasferimento (VTC) dell'inverter è riportata di seguito:

e lo studio sulla sua stabilità, sul suo guadagno e sulla sua proprietà rigenerativa è stato già introdotto nel paragrafo sulle figure di merito dei gate digitali.

Intuitivamente possiamo definire le principali proprietà di tensione e corrente di un inverter:

• IDSp=-IDSn
• VGSn=Vin
• VGSp=Vin-VDD
• VDSn=Vout
• VDSp=Vout-VDD

dove i pedici n e p identificano, rispettivamente, una caratteristica dell'NMOS o del PMOS.

[modifica] Comportamento statico

Il comportamento di un inverter durante il transitorio è dominato principalmente dalle capacità parassite dei transistor, sintetizzate in CL, e dalle resistenze dei due transistor (rispettivamente Rp e Rn). Intuitivamente, esaminando il comportamento dell'inverter, possiamo intuire che il tempo di commutazione basso->alto dell'uscita è pari al tempo che il PMOS impiega a caricare la capacità CL, ed è quindi proporzionale alla costante di tempo RpCL. Allo stesso modo, il tempo di commutazione alto->basso è pari al tempo impiegato dall'NMOS per scaricare la capacità di carico, ed è quindi proporzionale alla costante di tempo RnCL. Come notiamo, una volta identificati gli elementi parassiti dei dispositivi lo studio del tempo di propagazione si limita all'esame di un circuito RC. Notiamo quindi che le prestazioni di un inverter, e in generale di un qualsiasi gate CMOS, aumentano minimizzando il valore delle capacità parassite dei transistor e/o le loro resistenze. O ancora, aumentando il valore del rapporto W/L, aumento che, secondo la caratteristica corrente/tensione del transistor, comporta anche un aumento della corrente di drain, e quindi una diminuzione della resistenza dei transistor. Tuttavia, un transistor troppo largo può influire negativamente sulle capacità parassite del dispositivo, quindi anche questo è un parametro da progettare con cautela.

[modifica] Soglia di commutazione

La soglia di commutazione di un inverter è il valore di tensione VM tale per cui in ingresso e in uscita si misura la stessa tensione. Ovviamente, si può intuire che un gate robusto deve rimanere il più breve tempo possibile in questa condizione e nell'intorno della soglia di commutazione.

La soglia di commutazione di un inverter si può calcolare in maniera analitica, proprio in base alla sua definizione, ovvero intersecando la VTC del dispositivo con la retta Vin=Vout, o anche imponendo l'uguaglianza fra le correnti di drain dei due transistor, nell'ipotesi che siano entrambi in saturazione di velocità, e imponendo le relative tensioni gate-source uguali a VM. Con questo procedimento, si giunge ad un risultato approssimato per la tensione di soglia:

dove r è un parametro dipendente dalla velocità di saturazione e dalla larghezza dei dispositivi, in particolare